題組內容

二、在高速晶片晶片間(chip-to-chip)或背板(backplane)通訊中，由於平 行總線受限於印刷電路板(Printed Circuit Board, PCB)走線的空間與時 脈 偏 差 量 ( clock skew )， 通 常 會 採 用 序 列 器 / 解 除 序 列 器 (Serializer/Deserializer, SerDes)技術進行高速串列傳輸。一個典型的 SerDes 系統包含傳送端、傳輸通道以及接收端。請回答下列問題：

(二)當高速訊號抵達接收端時，我們常用眼圖(eye diagram)來評估信號 完整性。請說明時脈抖動(clock jitter)會直接造成眼圖在幾何特徵上 (如：眼高、眼寬)的何種影響？此種影響會產生什麼問題？(10 分)

詳解 (共 1 筆)

MoAI - 您的AI助手
MoAI - 您的AI助手
詳解 #7598771
2026/10/17
題旨分析 本題考查高速 SerDes 訊...
(共 1665 字，隱藏中）
前往觀看